

DATA CONVERTER

Lecture 4


Pipeline Stage

Li Fule
www.docin.com
Summer, 2010

李福乐，清华大学微电子所，北京，中国

lifule@mail.tsinghua.edu.cn


Pipeline ADC Architecture



李福乐，清华大学微电子所，北京，中国

lifule@mail.tsinghua.edu.cn

MDAC Settling




- 压摆区：OTA处于大信号工作模式
- 线性建立区：OTA处于小信号工作模式
- 总建立时间由压摆区时间和线性建立区时间构成

压摆区时间与建立起点 V_{mi} 的幅度有关！

MDAC建立起点模型

进入放大相瞬间，OTA处于大信号工作状态，MDAC简化模型为：



V_i : 输入采样电压

V_m : OTA输入端电压


$V_1 \sim V_M$ 为 V_r , 0, or $-V_r$ 取决于 subADC 的输出

V_{olast} : 下级接入电容 C_n 上的原始电压

可以证明， V_{olast} 就是 MDAC 在上一放大相的输出

$|V_{mi}|$ 由 V_i , subADC 输出, V_{olast} 共同决定!

建立起点幅度与级分辨率



➤ 1, 1.5, 2, 3, 4 分别代表 1-b, 1.5-b, 2-b, 3-b, 4-b 级电路

➤ 可见，随着级电路分辨率的增加，运放输入端的初始阶跃电压在降低

➤ 建立起点幅度的降低，可降低 SR 区的影响，提高建立的线性度

➤ 多比特级电路放宽了对运放 SR/GBW 的要求

$$\frac{SR}{GBW} = (V_{GS} - V_T)_i$$

参考：李福乐博士论文，2003 年

开关电容余差放大器

理想级电路功能:

$$V_{out} = (M+1) \cdot V_i - \sum_{i=1}^M b_i \cdot V_{ref}$$

电荷完全转移:

$$V_{out} = \frac{C_f + \sum_{i=1}^M C_i}{C_f} \cdot V_i - \frac{\sum_{i=1}^M C_i \cdot b_i}{C_f} \cdot V_{ref}$$

考虑有限增益效应:

$$V_{out} = \left(\frac{C_f + \sum_{i=1}^M C_i}{C_f} \cdot V_i - \frac{\sum_{i=1}^M C_i \cdot b_i}{C_f} \cdot V_{ref} \right) \cdot \left(1 - \frac{1}{LG} \right)$$

增益误差


考虑不完全建立效应:

(一阶建立模型)

$$V_{out} \approx \left(\frac{C_f + \sum_{i=1}^M C_i}{C_f} \cdot V_i - \frac{\sum_{i=1}^M C_i \cdot b_i}{C_f} \cdot V_{ref} \right) \cdot \left(1 - \frac{1}{LG} \right) (1 - e^{-BW \cdot t})$$


增益误差

考虑SR限制: **非线性建立误差**, 可考虑用行为级描述来仿真其影响



没考虑Vcn的影响

不完全建立效应



$$V_m = f(V_i, V_{DAC}, V_{olast})$$

➤对于同一输入，可以有不同的 V_{olast} ，因此有不同的建立误差，即建立过程不可重复！


➤校准算法对可重复的建立误差有效，但对不可重复的建立无效

➤要想采用不完全建立来实现高速设计，须清除 V_{olast} 的影响，

使：

$$V_m = f(V_i, V_{DAC})$$

故一般都采用完全建立设计，保证运放有足够的带宽



李福乐，清华大学微电子所，北京，中国

lifule@mail.tsinghua.edu.cn

这边考虑到电容的记忆效应

运放非线性


因此，需要对运放的线性度进行严格要求

级电路的有限增益误差：

$$g_e \approx \frac{1}{LG} = \frac{1}{f \cdot A_v}$$

$$g_{e1} \approx \frac{1}{f \cdot A_{\max}}$$

$$g_{e2} \approx \frac{1}{f \cdot A_{\min}}$$



级电路的非线性误差：

$$g_{enl} \approx \frac{1}{f \cdot A_{\min}} - \frac{1}{f \cdot A_{\max}} = \frac{1}{f \cdot \left(\frac{A_{\max} \cdot A_{\min}}{A_{\max} - A_{\min}} \right)}$$

该误差相当于增益为A时的有限增益误差，A为：


$$A = \frac{A_{\max} \cdot A_{\min}}{A_{\max} - A_{\min}}$$

对于 $(A_{\max} - A_{\min})/A_{\max} = 10\%$ ，则 $A = A_{\min} + 20\text{dB}$

这意味着，即使采用级增益校准技术，对于高精度转换，运放也须采用高增益设计

噪声应该直接决定到电容的选取

Noise




采样相等效噪声:

$$V_{np1}^2 = \frac{kT}{C_f + \sum_{i=1}^M C_i}$$

级电路等效输入噪声:

$$V_{ns}^2 = V_{np1}^2 + V_{np2}^2$$

电容值与选取须考虑
噪声指标!!!



运放输入端等效噪声: 对folded-cascode opa:

$$\overline{dV_{ieq}^2} = \frac{8kT}{3g_{mi}} \cdot NF \cdot df \quad NF = 2 \left(1 + \frac{g_{mp}}{g_{mi}} + \frac{g_{mn}}{g_{mi}} \right)$$

$$V_{ieq}^2 = \frac{2kT}{3C_{Leff}} \cdot NF \cdot \left(\frac{C_f}{C_f + C_p + \sum_{i=1}^M C_i} \right)$$



运放输出端等效噪声:

$$V_{no}^2 = V_{ni}^2 \cdot \left(\frac{C_f + C_p + \sum_{i=1}^M C_i}{C_f} \right)^2$$

信号输入端等效噪声:

$$V_{np2}^2 = V_{no}^2 \cdot \left(\frac{C_f + \sum_{i=1}^M C_i}{C_f} \right)^2$$

级分辨率？



- 从比较器失调要求来看，应采用1.5-b Stage
- 从output swing来看，应采用multi-bit Stage，可减小运放非线性的影响
- 从运放有限增益来看，1.5-b和multi-bit级电路的要求是一样的
- 从运放噪声来看，multi-bit Stage噪声更小
- 从实现高速转换的角度来看，1.5-b和multi-bit差别不是很大
- 从SR角度来看，multi-bit Stage的要求更低
- 从功耗角度来看，multi-bit Stage (2~4 bit)的功耗更低
- 从DNL的角度来看，multi-bit Stage (cap温度码控制)更有优势


输出有限增益误差: $1/LG$
等效到输入: $(1/LG)/G_s \approx 1/Adc$,
这里 G_s 表示级电路增益

Opa noise: 对于相同的
BW, gm 增大了

Stability: 环路特性
 $f_{nd}: >2BW$, not $2GBW$

Multi-bit Stage在高性能ADC设计中得到越来越多的应用

开关电容采样电路



*寄生效应

*导通电阻特性


*开关类型

电容上的采样电压: $V_c = V_{in} + \Delta V$

目标: ΔV 与 V_{in} 幅度无关

采用差分结构消除 ΔV


差分采样电路



- 动态跟踪误差:
 - R_{onp} 与 R_{onn} 与电容所构成的带限效应(线性)
 - R_{onp} 与 R_{onn} 随输入电平的变化(非线性)
$$\frac{1}{2\pi RC} > 2^{(N-1)/2} \cdot f_B$$
- 电荷注入误差:
 - ✓ R_{onp} 与 R_{onn} 的差异
 - ✓ f_s 控制的采样开关的size
 - ✓ f_s 的下降沿摆率
- 解决方法:
 - ✓ 采用CMOS开关并精心调节W/L使得 R_{on} 随电压变化成马鞍型
 - ✓ 采用bootstrapped开关

在电源电压比较大的工艺中，较易获得一个 R_{on} 线性比较好的平坦区域，随着工艺的scale down，电源电压的降低， R_{on} 平坦区域越来越小，越来越难获得，故bootstrapped switch成为必然选择

Bootstrapped switch?



一个仿真实验:

Sw1, sw2: bootstrapped nmos switch
Sw3, sw4: CMOS switch
Sw5: pmos switch; sw6: nmos switch
Sw7: nmos switch


对于一个5倍放大的采样保持电路:

所有开关都是理想开关: HD3=-117dBc

反馈开关是CMOS开关: HD3=-113dBc

所有开关都是CMOS开关: HD3=-67dBc


Bootstrapped switch principle




Phase I: C_b is precharged to V_{DD} ; SW is off

Phase II: the gate of SW is bootstrapped to $V_{DD} + V_{IN}$, $V_{GS} = V_{DD}$ no matter what the V_{IN} is.

Advantage: V_{GS} constant improves the linearity of the sampling switch



Bootstrapped switch circuit



C_p : the parasitic capacitance connected to the top plate of C3


[A. Abo et al, "A 1.5-V, 10-bit, 14.3-MS/s CMOS Pipeline Analog-to-Digital Converter," IEEE J. Solid-State Ckts., pp. 599, May 1999]

Design consideration

- $V_{GS} = C_3 / (C_3 + C_p) * V_{DD}$, less than V_{DD}
- C_1, C_2, C_3 should be minimized, but normally $C_3 \approx 6C_p$
- R_{on} is still not independent of V_{in} due to C_p and body effect.
- C_p should be minimized.

$$R \cong \frac{1}{\mu_n C_{ox} \left[\frac{W}{L} \right]_n \left(\frac{C_{boot}}{C_{boot} + C_{n1}} V_{DD} - \frac{C_{n1}}{C_{boot} + C_{n1}} V_{in} - V_{tn}[V_{in}] \right)}$$

Summing node



级电路: 电荷转移放大器

在layout设计中, 要特别注意Summing node与节点m的寄生:

- 1) 若节点m的电压在采样和放大相中保持不变, 则可接受
- 2) 若节点m的电压在采样和放大相中有变化, 且不可重复, 则不可接受

Design guidelines

增加1bit需要增加6db。一般要达到 $6*N+20dB$

- 电容要匹配
 - 比如对于10-bit ADC, 要求第一级电路的电容失配误差 $<1/2^{11}$
 - 电容的取值要考虑噪声, 匹配和功耗
 - 在版图设计中要注意匹配设计, 并须提取寄生来验证
- 运放要有足够的直流增益
 - 比如对于10-bit ADC, 要求第一级电路的运放增益 $>80dB$
- 运放要有足够的带宽
 - 一般: $BW=3\sim5 f_c$
- 对于第一级转换的精度要求最高, 而后逐级降低对电容匹配和运放增益的要求
- 尽可能采用multi-bit Stage
- 电容匹配, 运放增益等指标随整个ADC分辨率N的变化而增加或降低

Lecture 4

End

www.docin.com

李福乐，清华大学微电子所，北京，中国

¹⁹
lifule@mail.tsinghua.edu.cn